(海思質(zhì)檢部提供)
一、概述
在LonWorks系統(tǒng)建設(shè)中，部分LON節(jié)點設(shè)備I/O或功能常常需要進行在線重新配置。這就引出了一個新的技術(shù)，即在系統(tǒng)編程ISP（In System Programming）或在線編程技術(shù)。ISP是指在用戶設(shè)計的目標系統(tǒng)或印刷電路板上為重新編制邏輯，或?qū)崿F(xiàn)新的功能而對器件進行編程或反復(fù)編程。
隨著電子設(shè)計自動化即EDA工具的普及和ISP器件的技術(shù)發(fā)展，ISP技術(shù)得到了越來越廣泛的應(yīng)用。ISP技術(shù)的應(yīng)用使得硬件設(shè)計軟件化，其顯著優(yōu)勢體現(xiàn)在：簡化生產(chǎn)流程；利用同一硬件結(jié)構(gòu)實現(xiàn)多種系統(tǒng)功能，使之成多功能硬件；在不改變電路板資源的情況下進行電路板級測試；邊界掃描測試；通過Modem和ISP編程接口實現(xiàn)對系統(tǒng)的遠程維護和升級。
通常地，對ISP器件的編程可通過PC機進行，利用1條編程電路將準確定時的編程信號提供給該器件。但是，這種方法不能使各種器件的數(shù)據(jù)下載脫離EDA工具獨立進行，真正意義上的在系統(tǒng)可編程難以實現(xiàn)。對于ISP器件的編程也可以通過微處理器的控制程序?qū)崿F(xiàn)，這就為基于Neuron芯片的LON網(wǎng)絡(luò)節(jié)點提供了應(yīng)用空間。
LON(Local Operating Networks)控制網(wǎng)絡(luò)是美國Echelon公司1991年推出的局部操作網(wǎng)絡(luò)。LonWorks網(wǎng)絡(luò)技術(shù)為控制系統(tǒng)引入了網(wǎng)絡(luò)的概念。應(yīng)用LonWorks技術(shù)可以方便地實現(xiàn)分布式網(wǎng)絡(luò)控制系統(tǒng)，并使控制系統(tǒng)更高效、更靈活、更易于維護和擴展。利用分布的智能控制節(jié)點進行在系統(tǒng)編程無需編程電纜，而且能夠充分地利用系統(tǒng)資源，簡化編程操作，大大拓展了在系統(tǒng)編程技術(shù)的應(yīng)用范圍。
二、LonWorks智能節(jié)點
1、 Neuron芯片簡介
Neuron芯片是LonWorks節(jié)點的核心部分，它既能管理通道，同時具有輸入/輸出以及控制等能力。該芯片主要包括Neuron 3120、3150、FT5000、FT6000等四大系列。本文討論的是前二者。3150芯片中未部署ROM，但擁有訪問外部存儲器的接口，尋址空間可達64KB，可用于開發(fā)更為復(fù)雜的應(yīng)用系統(tǒng)，Noeuron芯片內(nèi)部固化了完整的LonTalk通信協(xié)議，確保節(jié)點間的可靠通信和互操作。芯片內(nèi)部有3個8位CPU協(xié)調(diào)工作，實現(xiàn)Lon節(jié)點的通信和控制功能；11個編程I/O口；5個網(wǎng)絡(luò)通信端口提供3種工作方式；單端方式、差分方式和專用方式。
2、LonWorks智能節(jié)點的硬件結(jié)構(gòu)
LON網(wǎng)絡(luò)節(jié)點有2種類型：基于Neuron芯片的節(jié)點（Neuron芯片是唯一的處理器）和基于主機的節(jié)點（主處理器可以是微控制器、PC機等）。一個典型的現(xiàn)場總線控制節(jié)點的基本結(jié)構(gòu)主要包含以下幾個部分功能塊；應(yīng)用CPU、I/O處理單元、通信處理器、收發(fā)器和電源。無論哪種類型的節(jié)點都有1片Neuron芯片用于通信和/或控制、1個I/O接口用于連接1個或多個I/O設(shè)備，另外還有1個收發(fā)器負責將節(jié)點連接上網(wǎng)。
本設(shè)計中控制節(jié)點的基本結(jié)構(gòu)主要包括Neuron芯片、128KB Flash存儲器、10MHz晶振、FTT-10A收發(fā)器以及I/O接口、驅(qū)動、CPLD。Neuron芯片外部擴展了Flash存儲器，用于存儲固件和用戶應(yīng)用程序。其中固件通過編程器下載，而應(yīng)用程序的下載可以使用編程器，還可以使用網(wǎng)絡(luò)管理工具經(jīng)Lon網(wǎng)絡(luò)下載，這樣，CPLD的重新配置就能夠通過Lon網(wǎng)絡(luò)方便快捷地進行。5根在系統(tǒng)編程控制的ispEN、MODE、SDI、SCLK以太SDO占用Neuron芯片的5個I/O口。Neuron芯片I/O口本身的驅(qū)動能力是不夠的，需要使用74HC367或74HC244增強信號驅(qū)動能力，并使用適當?shù)淖枞菥W(wǎng)絡(luò)給信號線濾波，增強抗干擾能力。
三、在線編程的軟件實現(xiàn)
1、 以Lattic公司的ispLSI這種CPLD器件為例，器件內(nèi)需要編程的E2COMS單元陣列如圖2所示。
E2COMS元件按行和列排成陣列。地址移位寄存器指明當前的編程行數(shù)，而數(shù)據(jù)移位寄存器裝載將要寫入該行的數(shù)據(jù)。數(shù)據(jù)移位寄存器分為低段數(shù)據(jù)寄存器高段數(shù)據(jù)寄存器，低段與高段的數(shù)據(jù)分別裝入。編程時先將欲寫放某行的數(shù)據(jù)串行移入數(shù)據(jù)移位寄存器，并將地址移位寄存器中與該行對應(yīng)的位置置1（其余位置置0），讓該行被選中，在編程脈沖的作用下將水平移位寄存器中數(shù)據(jù)寫入該行。然后將地址移位寄存器移動1位，使陣列的下行被選中并將水平寄存器中裝入下一行的編程數(shù)據(jù)，依此類推。
JEDEC（熔絲圖）文件是電子器件工程聯(lián)合會所制定的文件器件編程信息的標準格式計算機文件，編程信息用ASCII碼表示。Lattice公司定義了一種專用用于ISP操作的數(shù)據(jù)格式，即ISP數(shù)據(jù)流文件（ispSTREAM），原來的一個ASCII碼只用1bit表示，大大減小了數(shù)據(jù)文件的存儲空間。因此，執(zhí)行在系統(tǒng)編程之前，首先使用ispCODE軟件來實現(xiàn)這一數(shù)據(jù)轉(zhuǎn)換，形成易于與Neuron C語言源代碼相融合的ispSTREAM文件。
2、Neuron C編程語言簡介
埃施朗公司推出的Neuron C是專門為Neuron芯片設(shè)計的編程語言，它從ANSI C中派生出來的，并進一步擴展了用以支持由Neuron芯片中的固件提供的各種運行特性。Neuron C語言編程效率高，可讀性強。該語言加入通信、事件調(diào)度、分布數(shù)據(jù)對象和I/O功能，是開發(fā)LonWorks應(yīng)用的有力工具。
為實現(xiàn)Neruon芯片與I/O設(shè)備之間的通信，Neuron芯片的11個I/O引腳可定義為34種I/O對象，用戶可根據(jù)實際應(yīng)用的需要合理選擇在應(yīng)用程序中定義不同的I/O對象，然后用io_in()或io_out()等函數(shù)實現(xiàn)對I/O對象的數(shù)據(jù)讀寫操作，即實現(xiàn)Neuron芯片與I/O設(shè)備之間的通信。在本設(shè)計中，用作編程信號的I/O口定義為“直接I/O對象”中的“比特I/O對象”。比特輸入是以TTL電平兼容的邏輯信號，輸出是CMOS電平，可以驅(qū)動外接的與CMOS以及TTL兼容的邏輯電路。
3、軟件實現(xiàn)
根據(jù)CPLD器件的內(nèi)部結(jié)構(gòu)及其在系統(tǒng)編程原理，控制程序的任務(wù)是從存儲器中讀出熔絲圖數(shù)據(jù)據(jù)，然后將其轉(zhuǎn)換為串行數(shù)據(jù)流，寫入CPLD中。編程的過程由5個編程信號控制，它們由事先定義好的I/O口產(chǎn)生，然后編制讀寫這些I/O口的程序。ISP編程過程就是軟件對這些口讀寫的過程。編程的關(guān)鍵在于提供準確定時的ISP編程信號，必須保證各ISP編程信號之間的時序關(guān)系。
Neuron C源程序首先定義變量、函數(shù)以及I/O口的使用情況，然后編寫when()語句調(diào)度程序。當需要執(zhí)行ISP操作時，調(diào)用相關(guān)程序。ispSTREAM文件頭包括CPLD器件類型、CPLD器件塊擦除和行編程的脈沖寬度等參數(shù)。
Neuron C關(guān)鍵字允許直接將部分應(yīng)用代碼加到指定的存儲段。本設(shè)計中用far關(guān)鍵字將ispSTREAM文件存儲在RAMFAR區(qū)域。此外，在編程軟件執(zhí)行期間，由于指令的執(zhí)行時間相對較長，大多數(shù)硬件定時要求（通常較短）都有自動地得到滿足。但編程脈沖總體擦除脈沖卻分別長達40ms和200ms，而板上沒有硬件定時器，只要靠軟件延時來實現(xiàn)。
在NodeBuilder開發(fā)環(huán)境下，執(zhí)行build命令后，將工作目錄下的devicename.NEI文件輸出，裝載到編程器中，編程器將應(yīng)用程序和固件下載到Flash存儲器中。
